Секреты настройки Windows




Раздел«CHIPSET FEATURES SETUP» («CHIP CONFIGURATION») - часть 2


Этот прием снижает общие затраты времени на операцию чтения. Другими словами, процессор будет инициировать сигнал чтения одновременно с генерацией того адреса, где находятся необходимые данные. Сигнал чтения воспринимается контроллером DRAM и, если параметр Speculative Leadoff разрешен, то контроллер выдаст сигнал чтения до завершения декодирования адреса. Может принимать значения:

     
  • Enabled — разрешено

  • Disabled — запрещено

    Turn-Around Insertion (задержка между циклами) — Если этот параметр разрешен (Enabled), то между двумя последовательными циклами обращения к памяти включается один дополнительный такт. Разрешение уменьшает быстродействие, но увеличивает достоверность при операциях чтения/записи. Может принимать значения:

       
    • Enabled — разрешено

    • Disabled — запрещено

      Data Integrity (PAR/ECC) (целостность данных) — разрешает/запрещает контроль памяти на ошибки. Вид контроля устанавливается параметром . Может принимать значения:

         
      • Enabled — разрешено

      • Disabled — запрещено

        DRAM ECC/PARITY Select (режим коррекции ошибок/проверка по четности) — Параметр появляется только в тех материнских платах, в которых chipset поддерживает ECC и только в том случае, если установлены модули памяти с истинной четностью. В некоторых вариантах BIOS этим параметром может устанавливаться только вид проверки, а разрешение на проверку устанавливается параметром . Такие планки часто называют также 36-разрядными. Может принимать значения:

           
        • Parity — в случае возникновения ошибки на монитор выдается сообщение о сбое по четности в памяти и работа компьютера останавливается

        • ECC -Error Control Correction — в случае возникновения одиночной ошибки она исправляется и работа продолжается. Если имеет место не одиночная ошибка, то работа компьютера также прекращается. Следует только учесть, что по данным Intel, скорость обмена с памятью при включении этого режима уменьшается приблизительно на 3%

          Fast RAS# to CAS# Delay (интервал между RAS и CAS) — При регенерации памяти строки и столбцы адресуются отдельно, поэтому этот параметр устанавливает интервал между сигналами RAS и CAS.




          Содержание  Назад  Вперед